Các thư viện được viết bằng Verilog

axidmacheck

AXI DMA Check: Một tiện ích để đo tốc độ DMA trong mô phỏng.
  • 6

Piccolo

CPU RISC-V, đường ống 3 tầng đơn giản, dành cho các ứng dụng cấp thấp (ví dụ: nhúng, IoT) (của CTSRD-CHERI).
  • 5
  • Apache License 2.0

nitefury-popr

  • 5
  • GNU General Public License v3.0 only

kasirga_gok_2023

Kasırga - Gök Sayısal İşlemci Kategorisi RISC-V İşlemci Tasarımı.
  • 5
  • GNU General Public License v3.0 only

verilog-axi

Các thành phần Verilog AXI để triển khai FPGA (bởi ZipCPU).
  • 4
  • MIT

rggen-verilog-rtl

Các mô-đun Verilog RTL phổ biến cho RgGen.
  • 4
  • MIT

Kiwi-Project-Samples

Các dự án mẫu cho uLab Kiwi FPGA + ESP32 và bảng phát triển Kiwi Lite.
  • 4

tt03-pdp8

PDP8 cho Tapeout tí hon 03.
  • 3
  • Apache License 2.0

fpga11

FPGA PDP-11 cho bảng PiDP-11.
  • 3
  • MIT

rv32-cpu

Nỗ lực thành công đầu tiên của tôi trong việc xây dựng CPU RISC-V..
  • 2
  • GNU General Public License v3.0 only

SDRAM_Controller_Verilog

Bộ điều khiển SDRAM này dành cho MT48LC32M16 SDRAM. Mô-đun này được thiết kế với giả định rằng tốc độ xung nhịp là 100MHz..
  • 2

nano_4k_quad_7segment

Trình điều khiển 7 đoạn bốn chữ số với bộ mã hóa BCD cho Tang Nano 4K.
  • 1

COLOR_PAL

Bộ điều chế PAL tổng hợp 512/64 màu sử dụng Verilog.
  • 1

PCXT_DeMiSTify

PCXT bởi spark2k06 deMiSTified.
  • 1
  • GNU General Public License v3.0 only

find_first_set

Tìm hoạt động thiết lập đầu tiên trong Verilog-2001 với độ phức tạp logarit..
  • 1

Verilog_UDP_TCP

Mô-đun giải mã và đóng gói cho giao thức IP/TCP+UDP. Viết bằng Verilog. Đề tài thực hiện cho Đồ án thiết kế luận lý..
  • 1
  • MIT

caf_verilog

  • 1
  • MIT

psram-tang-nano-9k

Bộ điều khiển PSRAM/HyperRAM nguồn mở cho Sipeed Tang Nano 9K / Gowin GW1NR-LV9QN88PC6/15 FPGA (của dominicbeesley).
  • 1
  • Apache License 2.0

ethernet

thí nghiệm ethernet trên ECP5-versa (của C-Elegans).
  • 1

axi_softcores

  • 0

rv_rtl

Triển khai RISC-V cơ bản trong verilog.
  • 0
  • MIT

rhd

Lõi RISC 16-bit siêu nhỏ.
  • 0

SPI-Accelerometer

Bất cứ điều gì liên quan đến dự án Gia tốc kế SPI của tôi.
  • 0