Các thư viện được viết bằng Verilog
axis_udp
Kho lưu trữ này chứa triển khai đơn giản ngăn xếp UDP/IP với giao diện AXI-Stream 64 bit. Yêu cầu ICMP và ARP được hỗ trợ một phần. Dự án đã được thử nghiệm trên FPGA sê-ri 7 của Xilinx với lõi IP Ethernet MAC 10G.
- 12
- MIT
gowin_flipflop_drainer
Một trường hợp thử nghiệm để kiểm tra căng thẳng Tang Nano 4K và 9K và Primer 20K (Gowin FPGA).
- 11
ULX3S_FPGA_Camera_Streaming
Các tệp thiết kế Verilog và tệp Icestudio để phát trực tuyến camera OV7670 bằng Bảng FPGA ULX3S.
- 10
- MIT
ULX3S_FPGA_Sobel_Edge_Detection_OV7670
Các tệp thiết kế Verilog và tệp Icestudio cho Sobel Edge Detection với máy ảnh OV7670 sử dụng ULX3S FPGA Board.
- 8
- MIT
dbus_ti_link_uart_verilog
Triển khai Verilog dbus (TI transfer bus) và kết nối với UART. Liên kết hiệu suất cao với máy tính TI như TI-89..
- 8
- MIT
USBKeyboard
Interfaz directa con teclados USB en Verilog con control de los Leds de teclado y convert a PS/2..
- 8
HDMI_testikuva
Sipeed Tang Nano 4K FPGA triển khai hình ảnh điều chỉnh tĩnh mà tôi đã xem trên TV khi còn nhỏ..
- 6
clash-pong
Pong trong Haskell/Clash, chạy dưới dạng phần mềm sử dụng SDL và dưới dạng FPGA nhắm mục tiêu phần cứng.
- 6
- MIT