Các thư viện được viết bằng Verilog

xfcp

Nền tảng điều khiển FPGA mở rộng.
  • 44
  • MIT

zbasic

Một hệ thống ZipCPU đơn giản, cơ bản, được thiết kế cho cả thử nghiệm và tích hợp nhanh vào các hệ thống mới.
  • 38

interpolation

Kỹ thuật nội suy kỹ thuật số áp dụng cho xử lý tín hiệu số.
  • 37

Verilog_Calculator_Matrix_Multiplication

Đây là một dự án đơn giản chỉ ra cách nhân hai ma trận 3x3 trong Verilog..
  • 37
  • Mozilla Public License 2.0

NTHU-ICLAB

清華大學 | 積體電路設計實驗 (IC LAB) | 110上.
  • 34

MiSTery

Lõi Atari ST/STe cho FPGA.
  • 30

demo-projects

Các dự án demo cho các bo mạch Kintex FPGA khác nhau (bởi openXC7).
  • 30
  • BSD 3-clause "New" or "Revised"

Arcade-TMNT_MiSTer

Ninja rùa đột biến tuổi teen của Konami cho nền tảng MiSTer FPGA.
  • 29
  • GNU General Public License v3.0 only

MiSTerFPGA_YC_Encoder

Tất cả công việc liên quan đến Bộ mã hóa YC / NTSC & PAL cho MiSTerFPGA.
  • 29
  • MIT

fftdemo

Một minh họa cho thấy cách một số thành phần có thể được tổng hợp để xây dựng một quang phổ mô phỏng.
  • 28

neorv32-verilog

♻️ Chuyển đổi bộ xử lý NEORV32 thành mô-đun danh sách mạng Verilog đơn giản có thể tổng hợp bằng GHDL..
  • 28
  • BSD 3-clause "New" or "Revised"

a2o

Lõi A2O là phần tiếp theo của A2I, được viết bằng Verilog và hỗ trợ số lượng luồng thấp hơn A2I, nhưng hiệu suất trên mỗi luồng cao hơn, sử dụng thực thi không theo thứ tự (đổi tên thanh ghi, trạm đặt trước, bộ đệm hoàn thành) và lưu trữ xếp hàng. Nó hiện đang được cập nhật để tuân thủ và tích hợp vào các dự án mở. (bởi OpenPOWERFoundation).
  • 27
  • GNU General Public License v3.0

FPGA_RealTime_and_Static_Sobel_Edge_Detection

Triển khai theo quy trình Sobel Edge Detection trên máy ảnh OV7670 và trên ảnh tĩnh.
  • 27
  • MIT

dbgbus

Một bộ sưu tập các bus gỡ lỗi được phát triển và trình bày tại zipcpu.com.
  • 27

jt89

sn76489an lõi Verilog tương thích, nhấn mạnh vào triển khai FPGA và khả năng tương thích Megadrive/Master System.
  • 26
  • GNU General Public License v3.0 only

gateware

Mô hình con IP, được định dạng để tích hợp CI dễ dàng hơn.
  • 24
  • GNU General Public License v3.0

boxlambda

Hộp cát máy vi tính dựa trên FPGA cho thử nghiệm phần mềm và RTL.
  • 24
  • MIT

psram-tang-nano-9k

Bộ điều khiển PSRAM/HyperRAM mã nguồn mở cho Sipeed Tang Nano 9K / Gowin GW1NR-LV9QN88PC6/15 FPGA.
  • 24
  • Apache License 2.0

CPLD-Guide

Hướng dẫn về thiết bị logic lập trình phức hợp (CPLD).
  • 21

FPGA_OV7670_Camera_Interface

Truyền trực tuyến thời gian thực của máy ảnh OV7670 qua VGA với độ phân giải 640x480 ở tốc độ 30 khung hình/giây.
  • 21
  • MIT

Rosebud

Khung phát triển Middlebox được tăng tốc bởi FPGA.
  • 20
  • MIT

color3

Thông tin về bo mạch FPGA HDMI eeColor Color3.
  • 19
  • MIT

RISC-V

Thiết kế triển khai Lõi RV32I trong Verilog HDL với phần mở rộng Zicsr.
  • 19
  • MIT

ice40_power

Phân tích sức mạnh của thiết bị ICE40UP5K-SG48.
  • 18
  • MIT

arrowzip

Trình diễn dựa trên ZipCPU của bo mạch FPGA MAX1000.
  • 17

icozip

Cổng trình diễn ZipCPU cho bảng biểu tượng.
  • 16

caravel_fulgor_opamp

Kiểm tra OpAmp mục đích chung của chip sử dụng Skywater SKY130 PDK.
  • 15
  • Apache License 2.0

FusionConverter

Các tệp thiết kế cho bộ chuyển đổi NeoGeo MVS sang AES phần cứng mở.
  • 15
  • GNU General Public License v3.0 only

dyract

Kho lưu trữ mã nguồn mở DyRACT.
  • 14

cia-verilog

Triển khai Bộ điều hợp Giao diện Phức hợp 8250 (CIA) trong Verilog.
  • 14