Các thư viện được viết bằng VHDL

pyxhdl

Giao diện người dùng Python cho VHDL và Verilog.
  • 7
  • GNU General Public License v3.0

SoC

Github Repo cho khóa học FPGA nhúng của Vincent Claes.
  • 7

rggen-sample

  • 7
  • MIT

REX_Classic

REX cho TRS-80 Mẫu 100, 102, 200.
  • 7

fiate

Thiết bị kiểm tra tự động tiêm lỗi.
  • 6
  • Apache License 2.0

upduino-projects

Các dự án VHDL khác nhau mà tôi đã thực hiện cho Upduino v2.0 và v3.0.
  • 6
  • GNU General Public License v3.0 only

BYU_PYNQ_PR_Video_Pipeline_Hardware

Phần cứng đường ống video PR BYU Pynq PR.
  • 6

cyc1000-rsu

Dự án nâng cấp hệ thống từ xa FPGA CYC1000.
  • 6
  • MIT

WARP_Core

Lõi bộ xử lý Wilson AXI RISCV.
  • 6

hVHDL_fpga_interconnect

bus kết nối được viết bằng VHDL để truy cập dữ liệu trong các mô-đun FPGA.
  • 5
  • MIT

video_processing

Xử lý video thời gian thực trên FPGA.
  • 4

hVHDL_gigabit_ethernet

Thư viện VHDL để tổng hợp ethernet gigabit tối thiểu có thể tổng hợp với giao diện RGMII, trình phân tích cú pháp tiêu đề ethernet, ip và udp tối thiểu..
  • 4
  • MIT

minitel2.0

Xây dựng một đơn vị máy tính hiện đại từ một minitel cũ cho các ứng dụng domotic.
  • 4
  • GNU General Public License v3.0 only

rggen-vhdl-rtl

  • 4
  • MIT

vc_axi

  • 3

TectOH

Tectonics Open Hardware Sandbox.
  • 2
  • GNU Lesser General Public License v3.0 only

Xilinx-DPUV3.0-Vivado-Proj

Tích hợp Đơn vị xử lý học sâu (DPU IP) với Đơn vị xử lý ứng dụng (APU) bằng cách sử dụng (Zynq-7000 PS) trong Bộ thiết kế Xilinx Vivado.
  • 2

es4

Mã cho Tufts ES4 Giới thiệu về Điện tử Kỹ thuật số.
  • 2
  • MIT

Arcade-MCR3_MiSTer

Arcade: Trò chơi dựa trên Midway MCR3.
  • 2

Smallpond

Kiến trúc RISC hoàn toàn mới được tạo trong CSE 490.
  • 2
  • MIT

BBC_DemiSTify

DemiSTify'ed BBC micro.
  • 0

sin_lut

Bảng tra cứu sin đơn giản, được tham số hóa.
  • 0

VHDL_real_time_simulation

Dự án đơn giản cho một bài đăng trên blog với các mô hình tổng hợp của bộ chuyển đổi buck.
  • 0
  • MIT

TDP-11

  • 0

hlsVHDL_floating_point

  • 0
  • MIT

MultiCPU_Microprocessor

Đây là dự án cuối cùng cho Kiến trúc máy tính CS-401. Bộ vi xử lý được xây dựng bằng VHDL trong Xilinx Vivado. Nhóm của tôi đã quyết định xây dựng một thứ gì đó tương tự như GPU có thể thực hiện đồng thời nhiều phép tính đơn giản..
  • 0

EdgeDetectionAccelerator

Bộ tăng tốc phát hiện cạnh hình ảnh dựa trên FPGA.
  • 0
  • MIT

MaquinaDeVendas

Dự án được trình bày để đạt được mục tiêu đặc biệt với kỷ luật của Circuítos Digitais, Đại học Tecnológica Federal do Paraná, khuôn viên Apucarana..
  • 0