Các thư viện được viết bằng VHDL

spi-fpga

SPI chủ và SPI nô lệ cho FPGA được viết bằng VHDL.
  • 132
  • MIT

ethernet_mac

MAC ethernet FPGA song công hoàn toàn ba chế độ (10/100/1000) trong VHDL.
  • 126
  • GNU General Public License v3.0

w11

Lõi CPU PDP-11/70 và SoC.
  • 111
  • GNU General Public License v3.0 only

Rudi-RV32I

Một CPU RISCV thô sơ hỗ trợ các lệnh RV32I, trong VHDL.
  • 98
  • MIT

sdram-fpga

Lõi FPGA cho bộ điều khiển SDRAM đơn giản..
  • 96
  • MIT

deniser

Thay chip Amiga Denise.
  • 82

dvb_fpga

Triển khai RTL các thành phần cho DVB-S2.
  • 79
  • GNU General Public License v3.0

fpga_puf

:key: Mô-đun phần cứng Chức năng không thể sao chép vật lý (PUF) bất khả tri về công nghệ cho bất kỳ FPGA nào..
  • 79
  • BSD 3-clause "New" or "Revised"

PipelineC-Graphics

Demo đồ họa.
  • 77

AXI4

Các thành phần xác minh AXI4 Full, Lite và AxiStream. Các thành phần xác minh Giao diện chính, Phản hồi và Bộ nhớ của AXI4. Các thành phần xác minh máy phát và máy thu AxiStream.
  • 77
  • GNU General Public License v3.0

neoTRNG

🎲 Trình tạo số ngẫu nhiên thực nhỏ và độc lập với nền tảng cho bất kỳ FPGA nào..
  • 75
  • BSD 3-clause "New" or "Revised"

fpga-fft

Lõi FFT phát trực tuyến được tối ưu hóa cao dựa trên thuật toán FFT lớn 4 bước của Bailey.
  • 71
  • GNU General Public License v3.0

uart-for-fpga

Bộ điều khiển UART đơn giản cho FPGA được viết bằng VHDL.
  • 69
  • MIT

CoPro6502

Triển khai FPGA của Bộ xử lý BBC Micro Co (65C02, Z80, 6809, 68000, x86, ARM2, PDP-11, 32016).
  • 68
  • GNU General Public License v3.0 only

R3DUX

  • 58
  • GNU General Public License v3.0 only

mc1

Một máy tính (FPGA SoC) dựa trên CPU MRISC32-A1.
  • 48
  • zlib

NN_RGB_FPGA

Thiết kế FPGA của Mạng thần kinh để phát hiện màu sắc.
  • 44
  • MIT

catapult-v3-smartnic-re

Tài liệu về bảng Catapult v3 SmartNIC FPGA (Dragontails Peak & Longs Peak).
  • 40

neoapple2

Chuyển Apple2fpga của Stephen A. Edwards sang PYNQ-Z1 (Xilinx Zynq FPGA), để mô phỏng Apple II+..
  • 40

Apple-II_MiSTer

Apple II+ cho MiSTer.
  • 40

neorv32-setups

📁 Các dự án NEORV32 và các thiết lập mẫu cho các FPGA, bo mạch và chuỗi công cụ (nguồn mở) khác nhau..
  • 37
  • BSD 3-clause "New" or "Revised"

fpu

Thư viện dấu phẩy động IEEE 754 trong system-verilog và vhdl (bởi taneroksuz).
  • 34
  • Apache License 2.0

vhdl-tutorial

  • 34
  • GNU General Public License v3.0 only

ZPUFlex

Một biến thể cấu hình cao và nhỏ gọn của nhân xử lý ZPU.
  • 32

bonfire-cpu

Triển khai RISC-V (RV32IM) được tối ưu hóa cho FPGA.
  • 31
  • GNU General Public License v3.0

C128_MiSTer

[Đã chuyển đến: https://github.com/MiSTer-devel/C128_MiSTer] (bởi eriks5).
  • 30

a2i

Lõi A2I được sử dụng làm bộ xử lý đa năng cho BlueGene/Q, phiên bản kế thừa của các siêu máy tính BlueGene/L và BlueGene/P (của OpenPOWERFoundation).
  • 25
  • GNU General Public License v3.0

FPGA-Vision

Tìm hiểu về xử lý ảnh với FPGA. Video bài giảng giải thích thuật toán và cách thực hiện nhận diện làn đường cho lái xe ô tô. Phần cứng thực sự có sẵn như một phòng thí nghiệm từ xa..
  • 25
  • GNU General Public License v3.0

fpga_torture

🔥 Bài kiểm tra căng thẳng FPGA bất khả tri về công nghệ: sử dụng logic tối đa và mức tiêu thụ năng lượng động cao..
  • 25
  • BSD 3-clause "New" or "Revised"

Compliance-Tests

Các thử nghiệm để đánh giá sự hỗ trợ của các tính năng VHDL 2008 và VHDL 2019.
  • 24
  • Apache License 2.0