Các thư viện được viết bằng Verilog
darkriscv
openouce Lõi cpu RISC-V được triển khai trong Verilog từ đầu trong một đêm!.
- 1.7k
- BSD 3-clause "New" or "Revised"
corundum
Nền tảng và NIC dựa trên FPGA mã nguồn mở cho điện toán trong mạng.
- 1.2k
- GNU General Public License v3.0
OpenROAD
Ứng dụng hợp nhất của OpenROAD triển khai Luồng RTL-to-GDS. Tài liệu tại https://openroad.readthedocs.io/en/latest/.
- 910
- BSD 3-clause "New" or "Revised"
open-fpga-verilog-tutorial
Tìm hiểu cách thiết kế các hệ thống kỹ thuật số và tổng hợp chúng thành một FPGA chỉ bằng các công cụ mã nguồn mở.
- 679
- GNU General Public License v3.0 only
apio
:seedling: Hệ sinh thái mã nguồn mở cho các bo mạch FPGA mở.
- 650
- GNU General Public License v3.0 only
microwatt
Một phần mềm Open POWER ISA nhỏ xíu được viết bằng VHDL 2008.
- 564
- GNU General Public License v3.0
USB_C_Industrial_Camera_FPGA_USB3
Các tệp nguồn và tài liệu cho Dự án máy ảnh công nghiệp USB C, Repo này chứa các bảng mạch PCB, FPGA, Máy ảnh và USB cùng với Nguồn chương trình cơ sở FPGA Firmware và USB Controller..
- 553
riscv_vhdl
Triển khai hệ thống trên chip RISC-V di động: RTL, trình gỡ lỗi và trình mô phỏng.
- 519
- Apache License 2.0
OpenTimer
Công cụ phân tích thời gian hiệu suất cao cho các hệ thống VLSI.
- 437
- GNU General Public License v3.0
CFU-Playground
Muốn có bộ xử lý ML nhanh hơn? Tự làm đi! -- Một khung để chơi với các mã tùy chỉnh nhằm tăng tốc TensorFlow Lite dành cho Bộ vi điều khiển (TFLM)...... Hướng dẫn trực tuyến: https://google.github.io/CFU-Playground/ Để biết tài liệu tham khảo, hãy xem liên kết bên dưới..
- 393
- Apache License 2.0
basejump_stl
BaseJump STL: Thư viện mẫu chuẩn cho SystemVerilog.
- 369
- GNU General Public License v3.0